74LS161芯片的介绍与作用
74LS161是常用的四位二进制可预置的同步加法计数器，可以灵活的运用在各种数字电路，以及单片机系统种实现分频器等很多重要的功能。当清零端CR=“0”，计数器输出Q3、Q2、Q1、Q0立即为全“0”，这个时候为异步复位功能。当CR=“1”且LD=“0”时，在CP信号上升沿作用后，74LS161输出端Q3、Q2、Q1、Q0的状态分别与并行数据输入端D3，D2，D1，D0的状态一样，为同步置数功能。74LS161采用异步清零而74LS162,74LS163采用的是同步清零。在同步清零的计数器电路中，RD‘ 出现低电平后要等下一个CLK信号到达时才能将触发器清零。而在异步清零的计数器电路中，只要RD’ 出现低电平，触发器立即被置零，不受CLK的控制。 异步清零是与时钟不同步，即清零信号有效时，无视触发脉冲，立即清零；同步是时钟触发条件满足时检测清零信号是否有效，有效则在下一个时间周期的触发条件下，执行清零。以上内容参考：百度百科-异步清零
74LS74是什么芯片？
74LS74是D触发器，功能多，可作双稳态，寄存器，移位寄存器，振荡器，单稳态，分频等。D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。因此，D触发器在数字系统和计算机中有着广泛的应用。触发器具有两个稳定状态，即"0"和"1"，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。D触发器有集成触发器和门电路组成的触发器。触发方式有电平触发和边沿触发两种，前者在CP(时钟脉冲)=1时即可触发，后者多在CP的前沿（正跳变0→1）触发。D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。D触发器应用很广，可用做数字信号的寄存，移位寄存，分频和波形发生器等等。结构D触发器（data flip-flop或delay flip-flop）由4个与非门组成，其中G1和G2构成基本RS触发器。电平触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在CP高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在CP触发沿来到前一瞬间加入输入信号。这样，输入端受干扰的时间大大缩短，受干扰的可能性就降低了。边沿D触发器也称为维持-阻塞边沿D触发器。边沿D触发器可由两个D触发器串联而成，但第一个D触发器的CP需要用非门反向。
